Revision Grün ist aktuell.
Revision Rot ist nicht mehr freigegeben.

PCI-rev. 00
PCI-Decoder, erste Freigabe
Nach langer Entwicklunszeit ist es gelungen, in einem Standard-CPLD mit nur 6000 Gatter einen einfachen PCI-Decoder für Port-I/O Zugriff zu realisieren. Die erste Ausgabe umfasst einen 32-bit PCI-Bus und 16-bit User-Bus zur Ankopplung weiterer Controller oder Peripherie-Chips. Der interne Aufbau entspricht der PCI-Spezifikation 2.0 der PCISIG-Group.

PCI-rev. 01
PCI-Timing mit TCB-Block
Nach, zugegeben, anfänglichen Schwierigkeiten mit dem PCI-Timing, wurde der gesamte PCI-Core neu strukturiert und um weitere Funktionen erweitert, sodass er nun der PCI-Local-Bus-Spezifikation 2.1 entspricht. Um den Laufzeitproblemen mit unterschiedlichen Bus-Zyklen (versch. Motherboards) entgegenzuwirken, wurde ein TCB (timing-correction-block) in das PCI/User-Interface zusätzlich eingefügt. Damit sind jetzt alle read/write-Zyklen auf 90 ns festgeschrieben. Mit /CS (Chip-select) -Signalen von 90 ns Dauer, können jetzt nahezu alle am Markt befindlichen I/O-Port-Bauteile adressiert werden, ohne das es zu Daten- bzw. Adressierungskonflikten auf dem User-Bus kommt. Die Freigabe der PCI-Core-Änderung erfolgte in KW 35.1999.

PCI-rev. 02
PCI-Adressbereich um A6 und A7 erweitert
Der PCI-Decoder wurde um die Adressleitungen A6 und A7 erweitert und ermöglicht somit die Ansteuerbarkeit von 128 I/O-Adressen. Die Blockgröße ist weiterhin 256 Byte, da nur 16 von 32-bit genutzt werden können.

PCI-rev. 03 für PCI 2.0 - 2.2 (2.3) spec.
Lattice hat neuerdings die Chip-Herstellung und die Maske geändert, mit der Folge, dass die internen Gatter mit einer anderen bzw. schnelleren Laufzeit arbeiten, sodass wir gezwungen waren, erneut unser PCI-Design an die neue Umgebung anzupassen. Betroffen sind davon nur alle neuen ispLSI1032-E mit Keycode E & F. Mit dem DIP-Schalter 4 kann jetzt zusätzlich zwischen dem PCI-Standard 2.0 (2.1) oder 2.2 (2.3) umgeschaltet werden: Mit DIP-Schalter auf ON  (gebrückt nach Masse = PCI 2.3) erscheint somit bei neuen Motherboards die Device-Class beim booten als "Data-Acquisition" anstatt "unknown device". Das USER-Bus-Timing wurde nochmals überarbeitet und verbessert ; der Decoder kann jetzt sogar ausserhalb der Spezifikation bei Temperaturen zwischen -10 und +80 betrieben werden und löst somit alle vorherigen 16-bit Versionen ab. Mit dieser PCI-Variante können ebenfalls 128 I/O-Adressen ausdekodiert werden, je 64 auf D0...D7 und 64 auf D8...D15. Um auch ältere 8-bit Peripherie-Chips an den PCI-Bus anzukoppeln, wurde eine spezielle GAL-Dekodierung weiterentwickelt. Mit dieser Version können nun Bauteile wie der legendäre uPD71055 (vormals 8255AC2), uPD8254..., direkt an den User-Bus vom PCI-Dekoder angeschlossen werden. Erste Schaltungsversuche mit zwei NEC uPD71055-10 (jeweils Einer am Datenbus D0...D7 und D8...D15) sind bereits erfolgreich abgeschlossen. Zur eigenen Erprobung, kann ein spezielles GAL22V10 für die PROTO-3 PCI-Prototypenkarte angefordert werden. Das GAL-Projekt ist offengelegt, der JED-File kann auf unserem Server frei heruntergeladen werden. Das Besondere an diesem Schaltungsentwurf ist die Möglichkeit, mit einem 16-bit-Befehl gleichzeitig zwei 8-bit Peripherie-Controller zu adressieren.

Test & Temperatur-Freigabe für rev. 03
Unser erweiteter Stresstest (u.a. mit Temperaturen von -22 bis +112 Grad Celsius!) war auf vielen, verschiedenen Motherboards erfolgreich und zeigte auf allen "PCI-compliance mainboards" eine korrekte Funktion des PCI-Decoders. Alle Testrechner wurden mit 5 bzw. 6 PCI-Karten (mit unserem 1032E PCI-Decoder) voll bestückt, um eine maximale Belastung auf dem PCI-Bus zu erreichen. Um die Funktionen der Karte im "worst-case" zu testen, wurde eine Diagnose-Software geschrieben, die in einer Endlosschleife div. Register auf der jeweiligen Karte anspricht, abändert und permanent vergleicht. Während dieser Testphase wird beispielsweise die Chip-Temperatur verändert. Beim ABIT KT7-RAID konnte das Mainboard dazu ohne Probleme bis auf 38 MHz PCI-Clock übertaktet werden. Alle I/O-Karten konnten ohne Probleme ihren Dienst weiterhin verrichten. Die ermittelten Temperatur- und Clock-Daten werden jedoch durch uns nicht offiziell Freigegeben. Offiziell heist es nach wie vor: 0..70 Grad und 33 MHz PCI-Clock.

100 MHz - Type, Freigabe für rev. 03
Der PCI-Core ist jetzt auch ohne Änderung für den schnelleren ispLSI1032E-100LJ (100 MHz Type) freigegeben.

100 MHz - Type (bleihaltig), Freigabe für rev. 03
Diese Version ist jetzt auch für ispLSI1032E mit Key-Code E, F und G freigegeben.

70 MHz - Type, Freigabe für RoHS-konformität
Ohne Änderungen, ist der Core für den ispLSI1032E-70LJN (70 MHz Type) freigegeben. Dieses IC ist lt. Hersteller RoHS-konform. Alle anderen Be- und Verarbeitungsparameter bleiben jedoch zum ursprünglichen Chip weiterhin bestehen. D.h. es wird keine Variante angeboten, die beispielsweise mit 260 Grad Celsius auf "bleifreien" Baugruppen verlötet werden kann (siehe Lattice Datenblatt).

Rev. 03 mit ISPLSI1032E-70 LJN 70 MHz, Freigabe für RoHS-konformität
Eine RoHS-konforme 70 MHz-Version ist freigegeben und lieferbar.
MSL-Daten siehe Datenblatt Fa. Lattice.

Rev. 03 mit ISPLSI1032E-100LJN 100 MHz, Freigabe für RoHS-konformität
Eine RoHS-konforme 100 MHz-Version ist freigegeben und lieferbar.
MSL-Daten siehe Datenblatt Fa. Lattice.
 

Generelle Anmerkung:  Alle Varianten, ob 70 MHz oder 100 MHz, dürfen nur bis zu 33 MHz Clock (PCI-Bus) verwendet werden. Höhere Taktraten (bsp. overclocking) können zu Systemabstürzen führen oder auf Dauer den PCI-Dekoder zerstören.

A-D Prozess und E/F-Prozess ?
Die weiterentwickelte Version 03 ist jetzt auch auf allen älteren ispLSI1032E-Chips mit Code A...D (Lattice-Prozess) anwendbar. Da jetzt beide Prozesse gleich gut funktionieren, erkennen Sie die Unterschiede nur noch am aufgedruckten Key-Code. Die beiden nachfolgenden Bilder geben Aufschluss: links C-Prozess, rechts E-Prozess.

Service / upgrade
Grundsätzlich prüfen wir in kurzen Zeitabständen, ob unsere PCI-Karten, insbesonders der PCI-Decoder, auf verschiedenen bzw. neuen Mainboards und unter verschiedenen BS (Betriebssystemen) funktioniert. Inkompatibilitäten können heute bei der hohen Anzahl von aktuellen bzw. zukünftigen Komponenten jedoch nie zu 100% ausgeschlossen werden, sind zum Glück aber sehr selten (< 0.05%). Da umfangreiche Tests, die alle nur denkbaren Konfigurationen berücksichtigen, jeglichen Finanzrahmen sprengen würde, sind wir somit auch auf Ihre Mitarbeit angewiesen und bitten um Nachricht, falls Ihre Rechnerkonfiguration nicht mit unserer Hardware ordungsgemäß korrespondiert.

Falls ein UpDate für den ispLSI1032E PCI-Decoder notwendig wird, geben wir dieses hier bekannt. Eine Rekonfiguration des Core ist nachträglich gegen eine kleine Bearbeitungsgebühr möglich. Sie müssen uns dazu die Kolter-PCI-Karte oder nur den Chip unter dem Hinweis „Update PCI-Core“ frei einsenden. Bei Rechnersystemen, die sich nicht an die PCI-Spezifikation der PCISIG halten, sind Updates leider nicht möglich, da dann unser PCI-Decoder eventuell nicht mehr auf fehlerlosen Mainboards funktioniert. In diesem Fall raten wir zu einem anderen Mainboard das PCI-konform.

Den Revisionsstand des Decoders können Sie mit dem Programm PCITree ermitteln. Die laufende Revisionsnummer wird von uns in den Chip programmiert und kann auch über den Gerätemanager von Windows ausgegeben werden, wenn Sie auf das entsprechende Device klicken.

Siehe Bild von PCITree: